Information regarding Project Releases and Project Resources. Note that the information here is a quote from Freecode.com page, and the downloads themselves may not be hosted on OSDN.
이 릴리스 인터랙티브은 GNU / 옥타브 인터페이스를 제공합니다. 문법은 옥타브, Verilog - 하드웨어 기술 언어 및 Verilog - 구문 하이 라이팅이 추가되었습니다. 예약 VHDL 모듈과 라이브러리를 현재 지원하는 사용자가 작성한 VHDL 코드로 만든 컴파일된. 트랜지스터 모델 NIGBT, HICUM의 L2 v2.24, HICUM L0의 v1.2g과 HICUM L0 v1.3, 터널 다이오드, 이상적인 결합 전송 라인, 그리고 이상적인 하이브리드와 같은 여러 가지 새로운 구성 요소가 있습니다. 방정식의 해결사는 이제 구현 EMI를 수신기 기능이 있습니다. qucsconv 명령행 데이터 컨버터 내보내기 파일 포맷으로 Matlab v4 지원합니다.
This release comes with an interactive GNU/Octave interface. Syntax highlighting for Octave, Verilog-HDL, and Verilog-A syntax has been added. Pre-compiled VHDL modules and libraries made from user-written VHDL code are supported now. There are several new components, such as transistor models NIGBT, HICUM L2 v2.24, HICUM L0 v1.2g and HICUM L0 v1.3, tunnel diode, ideal coupled transmission line, and an ideal hybrid. The equation solver now has EMI receiver functionality implemented. The qucsconv command line data converter supports Matlab v4 as an export file format.
이 릴리스에는 아랍어, 체코어, MOSFET을 규제, varistors 모델 라이브러리, 그리고 이상적인 구성 요소에 새로운 번역, 그리고 EPFL 등과 같은 여러 가지 새로운 구성 요소를 제공 원시적 - EKV NMOS / PMOS V2.6, HICUM L0 v1.2를, 그리고 다양한 디지털 프리미티브 . 뿐만 아니라 신호 / 아웃 임의의 매개 변수를 전달 Verilog - HDL을하고 VHDL VHDL subcircuits 및 입력한 파일의 일반적인 매개 변수가 지원됩니다. Qucs - 지금 당신이 라이브러리 요소로뿐만 아니라, 다항식 C에요 그리고 난들 및 F, H 조, 전자, 그리고 G는 다항식의 SPICE 소스의 번역을 기존의 HICUM 모델을 번역할 수있는 변환기 도구입니다.
Tags:
Major feature enhancements, Bugfixes
This release comes with new translations into Arabic and Czech, model libraries for MOSFETs regulators, varistors, and ideal components, and many new primitive components such as EPFL-EKV NMOS/PMOS V2.6, HICUM L0 v1.2, and numerous digital primitives. Passing parameters to Verilog-HDL and VHDL subcircuits and typed generic parameters of VHDL files are now supported as well as arbitrary in/out signals. The Qucs-Converter tool now allows you to translate existing HICUM models into library elements as well as the translation of polynomial C's and L's and F, H, E, and G polynomial SPICE sources.
이 릴리스에는 몇 가지 새로운 구성 요소, 즉, diac, triac, 사이 리스터, 로그 앰프와 함께 제공됩니다, HICUM L0 v1.12, 전위 차계, 방정식의 RF 장치의 정의, 그리고 MESFET (Curtice, Statz, 톰 - 1, 톰 - 2). Qucs 또한 합성과 coplanar 라인 유형의 분석을 포함 Transcalc 도구입니다. 인쇄는 Win32에서 마지막으로 수정되었습니다. 하위에 대한 지원 및 그래픽 텍스트 그림 수퍼 스크립트에 추가되었습니다. 아니지만 적어도 마지막으로, PlotVs의 버전을 3 개 이상의 ()와 인수 방정식 솔버 기능이 추가되었습니다.
Tags:
Minor feature enhancements
This release comes with a few new components, i.e., diac, triac, thyristor, logarithmic amplifier, HICUM L0 v1.12, potentiometer, equation defined RF device, and MESFET (Curtice, Statz, TOM-1, and TOM-2). The Qucs-Transcalc tool also contains synthesis and analysis of coplanar line types. Printing under Win32 has finally been fixed. Support for sub- and super-script in graphical text paintings has been added. Last but not least, versions of PlotVs() with 3 or more arguments have been added to the equation solver capabilities.
이 릴리스에는 몇 가지 새로운 구성 요소와 함께, 즉 파일 전류 및 전압 소스를 기반으로 오는 모듈 연산 증폭기, 그리고 HICUM L2 v2.22 장치의 모델입니다. 방정식 있음, 즉각적인 벡터 및 매트릭스뿐만 아니라 공학의 숫자 표기법을, 그리고 좀 더 기능이 추가되었습니다 (srandom, StabFactor, 임의 및 StabMeasure) 사용할 수있습니다. 터치스톤 파일을 내보낼 수있습니다 CSV 파일을 커맨드 라인 QucsConv 변환기를 사용하여 데이터를 가져올 수있습니다.
Tags:
Minor feature enhancements
This release comes with some new components, i.e. file-based current and voltage sources, a modular operational amplifier, and the HICUM L2 v2.22 device model. In equations, immediate vectors and matrices are allowed as well as engineering notation of numbers, and some more functions have been added (random, srandom, StabFactor, and StabMeasure). Touchstone files can be exported and CSV files can be imported using the command line data converter QucsConv.
이 릴리스에 번역을 함께 제공 우크라이나어의 SPICE 구성 요소 선택 전처리, 그리고 두 개의 새로운 부품 (기하 급수적으로 전압 및 전류 소스). 지금 도서관뿐만 아니라 아날로그 디지털 subcircuits 포함할 수있습니다. 아나로그 모델링을 실질적으로 상징적으로 정의된 장치에 의해 강화됩니다. 방정식의 해결사에서 사용할 함수의 목록에 더 많은 기능, 논리적이고 합리적인 운영을 지원하고, 삼항 확장되었습니다? : 건설. 퓨어 디지털 시뮬레이션도 Verilog에 의해 수행 될 수있는 HDL을 VHDL로 대체합니다.
Tags:
Major feature enhancements
This release comes with a translation into Ukrainian, a selectable preprocessor in the SPICE component, and two new components (exponential voltage and current source). Libraries can now contain analogue as well as digital subcircuits. Analogue modelling is substantially strengthened by symbolically defined devices. The list of available functions in the equation solver has been extended to support more functions, logical and rational operators, and the ternary ?: construct. Pure digital simulations can be also performed by Verilog-HDL as an alternative to VHDL.
